全志T3＋Logos FPGA開發(fā)板——FPGA案例開發(fā)手冊

Tronlong--

                          

前 言

本文檔主要提供開發(fā)板FPGA端案例測試方法，適用開發(fā)環(huán)境如下：
Windows開發(fā)環(huán)境：Windows 7 64bit、Windows 10 64bit
Pango Design Suite：Pango Design Suite 2021.1-SP7.1
FPGA案例位于產(chǎn)品資料“4-軟件資料\Demo\fpga-demos\”目錄下。案例包含project和bin兩個目錄，其中project目錄下包含案例工程文件，bin目錄下含有案例.sbit和.sfc格式可執(zhí)行文件。.sbit格式文件用于在線加載，.sfc格式文件用于固化至SPI FLASH。
進(jìn)行本文檔操作前，請先按照調(diào)試工具安裝相關(guān)文檔安裝Pango Design Suite 2021.1-SP7.1工具，并使用創(chuàng)龍科技TL-PGMCable下載器將評估板FPGA JTAG接口連接至PC機(jī)。


本文測試板卡為創(chuàng)龍科技TLT3F-EVM開發(fā)板，它是一款基于全志科技T3四核ARM Cortex-A7 + 紫光同創(chuàng)Logos PGL25G/PGL50G FPGA設(shè)計的異構(gòu)多核國產(chǎn)工業(yè)開發(fā)板，ARM Cortex-A7處理器單元主頻高達(dá)1.2GHz。評估板由核心板和評估底板組成，核心板CPU、FPGA、ROM、RAM、電源、晶振、連接器等所有器件均采用國產(chǎn)工業(yè)級方案，國產(chǎn)化率100%。同時，評估底板大部分元器件亦采用國產(chǎn)工業(yè)級方案。核心板經(jīng)過專業(yè)的PCB Layout和高低溫測試驗證，穩(wěn)定可靠，可滿足各種工業(yè)應(yīng)用環(huán)境。

led_flash案例 案例說明

案例功能：控制評估底板LED3、LED4每隔0.5s將狀態(tài)翻轉(zhuǎn)一次。

圖 1

管腳約束可查看案例"project\led_flash_xxx\constraints\led_flash.fdc"文件。


案例測試
請運(yùn)行程序，此時可看到評估底板的LED3、LED4進(jìn)行閃爍。


關(guān)鍵代碼

頂層文件為"project\led_flash_xxx\hdl\led_flash.v"，關(guān)鍵代碼說明如下。

• 使用外部晶振提供的sys_clk作為LED參考時鐘。
• 利用sys_clk(24MHz)進(jìn)行計數(shù)，使LED按照0.5s的時間間隔進(jìn)行狀態(tài)翻轉(zhuǎn)。
  

圖 2

key_test案例
案例說明

案例功能：通過FPGA端用戶輸入按鍵USER4(KEY8)控制評估底板LED3狀態(tài)。

圖 3

圖 4

管腳約束可查看案例"project\key_test_xxx\constraints\key_test.fdc"文件。


案例測試

請運(yùn)行程序，此時每按下USER4(KEY8)一次，LED3狀態(tài)改變一次。


關(guān)鍵代碼

頂層文件為"project\key_test_xxx\hdl\key_tes.v"，關(guān)鍵代碼說明如下。

• 使用外部晶振提供的sys_clk作為參考時鐘。
• 利用sys_clk(24MHz)進(jìn)行計數(shù)，對按鍵進(jìn)行按鍵消抖，產(chǎn)生按鍵標(biāo)識信號控制LED3的狀態(tài)。
  

圖 5

ad7606_capture案例 案例說明

案例功能：通過創(chuàng)龍科技TL7606P模塊采集8通道數(shù)據(jù)（采樣率為200KSPS），并使用PDS的Debugger工具顯示原始波形。程序功能框圖如下所示。

圖 6

管腳約束可查看案例"project\ad7606_capture_xxx\constraints\ad7606_capture.fdc"文件。


案例測試 硬件連接

請將創(chuàng)龍科技TL7606P-A1模塊連接至評估板FPGA ExPORT0(CON24)接口，硬件連接如下圖所示。

圖 7

案例支持8通道AD數(shù)據(jù)同時采集與顯示，本次測試以AD模塊V1通道采集一路AD數(shù)據(jù)為例進(jìn)行演示。請分別將AD模塊的V1通道端子連接至信號發(fā)生器正極、AGND端子連接至信號發(fā)生器負(fù)極。
請設(shè)置信號發(fā)生器A通道實際輸出頻率為1KHz、峰峰值為5.0Vpp（即幅值為2.5V）的正弦波信號。
備注：本測試使用的TL7606P-A1模塊，量程為±5V，待測信號電壓請勿超過模塊量程，否則可能會導(dǎo)致模塊損壞。


操作說明

• 評估板上電，請先加載運(yùn)行FPGA端可執(zhí)行程序。
• 雙擊ad7606_capture.pds工程文件，打開工程。依次選擇"Tools -> Debugger"，如下圖所示。
  
  

圖 8

在彈出窗口點擊圖標(biāo)連接仿真器，然后點擊OK，如下圖所示。

圖 9

圖 10

點擊圖標(biāo)加載文件。

圖 11

在彈出如下界面中，F(xiàn)ile選擇案例ad7606_capture_xxx.sbit程序可執(zhí)行文件，F(xiàn)ic file選擇ad7606_capture_syn.fic仿真配置文件，然后點擊OK。

圖 12

在彈出界面中點擊Waveform，右擊對應(yīng)通道的輸出信號，設(shè)置為"Signed Decimal"模式，如下圖所示。

圖 13

點擊"Bus Plot"，選擇需要繪制波形的對應(yīng)通道信號，點擊，即可查看到對應(yīng)通道信號的波形（共包含1024個采樣點），如下圖所示。

圖 14

點擊Listing，可查看波峰值和波谷值，如下圖所示。

圖 15

圖 16

想要獲取更多詳細(xì)的產(chǎn)品案例說明，敬請關(guān)注Tronlong創(chuàng)龍科技。