|
綜合工具在FPGA的設計中非常重要，類似于C語言的編譯器將C語言翻譯成機器能執行的代碼，綜合工具將HDL描述的語句轉換為EDA工具可以識別的格式（EDF格式），對于Synplify，還可以將設計映射到具體的FPGA器件，即用選定的FPGA型號中的資源來實現我們的設計。對于使用ISE工具的讀者，也許并沒有意識到綜合的重要性，在ISE中已經集成了綜合工具XST，如圖9-1所示，在設計實現中點幾下鼠標就可以實現設計的綜合以及實現。但對于高級用戶來說，需要對綜合中的一些選項進行設置，這時候可以在圖9-1中的Synthesize-XST上點擊右鍵，選擇Properties進行一些選項的設置。在ISE6.1中點擊Edit->Preference，選擇Integrated Tools，會出現如圖9-2所示的設置第三方工具的窗口，雖然ISE6.1中可以設置第三方工具，但在設計流程中并沒有體現到這一點。Synplify /Synplify Pro是Synplicity公司出品的綜合工具，該工具支持的大多數半導體廠商的FPGA，在實際應用中，我們可以使用Synplify對設計進行綜合得到EDIF網表文件，再在ISE中引入網表文件進行布局布線就可以實現我們的設計了。 Synplify 和Synplify Pro是兩個不同的版本，后者的功能強大，體現在很多功能只能在后者中使用，Synplify的功能是Synplify Pro中的一部分。 在本章中對Synplify Pro7.3.1的使用僅僅作一個入門級的簡單介紹，需要注意的是用不同的版本綜合結果可能不太一樣，這是因為不同版本使用的綜合方法不盡相同。 下載： 
基于Synplify Pro的FPGA高級綜合設計.pdf
(358.28 KB)
|
