|
差分晶體振蕩器（Differential Crystal Oscillator）也簡稱“差分晶振” 它通過兩個(gè)輸出端子輸出兩個(gè)相位相反的信號(hào)（起到抗干擾能力）。差分晶振通過差分信號(hào)輸出，在抗干擾、信號(hào)完整性、EMI抑制等方面有顯著優(yōu)勢(shì)，能夠提供更穩(wěn)定、更高速性能的時(shí)鐘信號(hào)。 因此差分晶振通常用于高速通信系統(tǒng)、光模塊、高速串行接口（如PCIe、USB 3.x）等場景。 差分晶振輸出方式有5種：LVPECL、LVDS、CML、HCSL、LPHCSL。 1、LVPECL模式：LVPECL（Low Voltage Positive Emitter-Couple Logic）是主要的差分輸出之一。它通過避免晶體管飽和，實(shí)現(xiàn)更快的開關(guān)速度，并配備恒定電流源驅(qū)動(dòng)器。由于大電壓擺動(dòng)（通常為600-1000mV），LVPECL具有卓越的抖動(dòng)性能，從而輸出低噪聲信號(hào)，適用于PON、顯卡、光模塊、智能網(wǎng)卡等。 
LVPECL差分晶振輸出方式及輸出波形 2、LVDS模式：LVDS（Low Voltage Differential Signaling）可同時(shí)提供低功耗和低電磁干擾（EMI）組合。由于電壓擺幅較�。ㄍǔ�350mV），相比LVPECL差分輸出模式功耗更低，負(fù)載阻抗為100Ω的差分線上的電流一般不超過4mA，使其不易受噪聲影響，在音視頻處理器、服務(wù)器、路由器和交換機(jī)等應(yīng)用中非常重要。
LVDS差分晶振輸出方式及輸出波形 3、HCSL模式：HCSL（High-speed Current Steering Logic）是一種高速差分信號(hào)，通常在較低的電壓水平工作。它始于90年代末，用于高速串行計(jì)算機(jī)擴(kuò)展總線標(biāo)準(zhǔn)（如PCI Express）參考時(shí)鐘。HCSL的特點(diǎn)包括極低的抖動(dòng)和功耗，廣泛應(yīng)用于系統(tǒng)內(nèi)部的高速串行通信、時(shí)鐘分配和數(shù)據(jù)通路等對(duì)速度、功耗、性能要求高的場景。
HCSL差分晶振輸出方式及輸出波形 4、CML模式：CML（Current Mode Logic）特點(diǎn)：電流源輸出、無需外部電阻（內(nèi)置匹配）、高速低功耗。通常應(yīng)用在光模塊、高速串行鏈路（如10G/25G以太網(wǎng)）。
CML差分晶振輸出方式及輸出波形 5、LPHCSL：（Low Power High Current Source Logic，低功耗高電流源邏輯）LPHCSL差分晶振是一種特殊的差分輸出晶振，它結(jié)合了低功耗和高電流驅(qū)動(dòng)能力的特點(diǎn)，這種輸出方式通常用于需要高驅(qū)動(dòng)能力但又對(duì)功耗敏感的應(yīng)用場景。LPHCSL輸出電壓擺幅較大，驅(qū)動(dòng)能力更強(qiáng)，功耗更低，適合需要高驅(qū)動(dòng)能力的場景，例如（PCIe Gen4/5、USB 3.x、高速SerDes、數(shù)據(jù)中心）等。 LPHCSL具有優(yōu)越的高溫穩(wěn)定性，操作溫度范圍為-40°C至+105°C，適用于要求嚴(yán)格的環(huán)境下，頻率穩(wěn)定性及線路圖如下圖所示。
|
