|
摘要：介紹了高速PCB設計中的信號完整性概念以及破壞信號完整性的原因!從理論和計算的層面上分析了高速電路設計中反射和串擾的形成原因!并介紹了IBIS仿真。 隨著半導體技術和深壓微米工藝的不斷發展，IC的開關速度目前已經從幾十MHz 增加到幾百MHz，甚至達到幾GHz 在高速PCB設計中，工程師經常會碰到誤觸發、 阻尼振蕩、 過沖、 欠沖、 串擾等信號完整性問題。本文將探討它們的形成原因、計算方法以及如何采用IBIS仿真方法解決這些問題。 下載全文： 
高速電路的信號完整性分析.pdf
(199.69 KB)
|
| 學習下 |
| 好資料 |
| 高速電路的信號完整性分析.pdf (199.69 KB, 下載次數: 84) |
| 謝謝分享 |
