|
對于由不同公司半導體IP所架構成的系統，這項技術明顯提高面積及功耗的利用率 商用系統級芯片（SoC）互連IP的創新性供應商Arteris公司推出一種半導體設計技術，在用不同供應商的IP設計出高速緩存一致性(Cache Coherent)高效率系統時，它提高了系統級芯片設計師的設計能力。利用這項新技術，推出了業界第一個分散式、異構高速緩存一致性(Cache Coherence)互連，幫助設計人員實現更高的頻率，更低的功耗，高效率地生產有特色的系統級芯片，縮短產品進入市場的時間。這種系統級芯片跨越多個設計領域，如移動設備、高清晰度電視、企業級存儲、汽車的先進駕駛輔助系統（ADAS）、微服務器和網絡等市場。 Arteris的設計團隊開發出一種全新架構，設計人員可以透過配置多個與協議無關、可以完全高速緩存一致(Cache Coherent)的端口(agent)，架構高速緩存一致性(Cache Coherence)互連。比起目前系統級芯片（SoC）中常用的固定式和集中式高速緩存一致互連，它的可配置性更強。此外，Arteris的這項技術也能夠提高非高速緩存一致性(Non cache coherent)端口(Agent)的效能。非高速緩存一致性端口透過使用Proxy Cache技術（也稱為“I / O高速緩存”）可以訪問高速緩存一致性的子系統，這使得包含非一致性IP在內的整個系統可以實現整體高速緩存一致性的好處。 本技術的可配置程度很高，因而系統級芯片設計師可以自由決定一致性端口(Agent)和存儲器界面（memory interface）端口的數量，可以配置Snoop Filter數量和大小，以及Proxy Cache和末級高速緩存的數量和大小。利用這種分散式硬件架構，有利于物理實現，并改善時序收斂，因為它更自然地與實際的Floor Plan的約束(constrain)做到一致。 因為可以同時支持不同的高速緩存一致性(heterogeneous cache coherent)協議、高速緩存狀態模型和高速緩存的組織，所以本技術可以建構異構多核高速緩存一致性系統。這些功能為設計人員帶來了行業中最高程度的可配置性，對于提高系統級芯片的頻率、降低延遲和功耗，是有利的，從而滿足每個系統的獨特需要。 獨特的功能：
“目前的互連技術不足以應對當今先進的系統級芯片SoC所需要的復雜程度。” Arteris總裁兼首席行政官K. Charles Janac說。“我們開發出一種全新架構，因而系統設計師可以靈活地進行配置，滿足各類有特殊性能要求的嚴苛系統。我們的技術所提供的特殊系統功能，是非常獨特的，是任何其他架構沒有的。” 客戶評論的節錄： Linley Group公司：“最新的半導體工藝節點的成本在爆炸性地上升，迫使設計團隊去評估在系統級芯片設計方面的新架構，例如異構高速緩存一致性。” Linley 集團公司創辦人兼首席分析師Linley Gwennap說。 “Arteris開發的分散式高速緩存一致性架構，將幫助系統設計人員更好地利用系統級芯片的工藝處理資源，因而可以更加有效地完成計算。這項技術的分散式架構對時序收斂(Timing Closure)過程會有幫助，這是因為，它更加適合使用業界的標準綜合 - 布局與布線工具。 異構系統架構（HSA）基金會：“異構系統架構（HSA）基金會的一個主要目標是鼓勵人們在這方面作出努力：讓中央處理器（CPU）和圖形處理器（GPU）以外的處理器能夠在一個共用的虛擬內存環境中平等地參與運行。”HSA基金會董事長Greg Stoner說。 Arteris的高速緩存一致性互連技術為工程師提供一種實用的方法來實現這個目標。這個方法與HSA平臺系統架構規范1.0中列出的目標是一致的，對業界來講，是一個值得歡迎的進展。” |
