|
在便攜式電子和消費電子產品中，對基于電池供電的電源管理的指標要求越來越高，其中高效率和低成本是最主要的兩項指標。開關型集成DC-DC轉換器由于具有很高的效率使其在很多場合成為首選的電源管理方案。然而，DC-DC的設計變得日益復雜，為了滿足不同的應用需要，要求可以在PWM和PFM之間選擇工作方式，可以在工作狀態和休眠狀態之間自動切換；為了提高可靠性，要求具有過電壓、過電流和過溫等各種保護功能；為了實現低噪聲，有些需將LDO線性穩壓器集成在內部，有些需增加抗振蕩(anti-ring)電路；為了實現更高的精度和輸出電壓的編程，還會將小規模的EPROM集成在內部。另外，DC-DC的電路規模也越來越大，經常需要設計多個內部電壓基準、電流基準和低失調比較器等，而內部的數字邏輯電路和大功率器件又會給其他電路造成各種影響，所有這些都對DC-DC的設計帶來嚴峻的挑戰。 為了簡化DC-DC的設計過程，滿足日益變化的新需求，進行合理的可測性設計就顯得越來越重要。一方面，由于電路復雜度的提高，一次投片成功的可能性越來越小，往往存在一個故障分析和調試過程，而這個過程所占的時間越來越長，已成為限制設計進程的一個重要因素。如果可以將電路內部的關鍵指標進行方便的測量，就可以提供更多的信息幫助分析判斷電路故障，調試就會比較容易；另一方面，由于工藝存在的離散性，電路量產時，需要根據電路內部的關鍵參數確定具體的修正(trimming)方案，以保證足夠高的成品率，這也要求對內部參數進行方便的測量。 對于典型的單節鋰/鋰離子電池供電的BUCK型DC-DC(見圖1)來說，通常只有電源(VCC)、地(GND)、開關輸出(SW)、反饋(VFB)、使能控制(EN)和模式控制(MODE)六個引腳。為了減小體積通常采用SOT-23-6封裝，沒有多余的引腳可以專門用來測量內部參數，這給可測性設計帶來了困難。針對這種情況，本文中提出了一種引腳復用技術，可以實現芯片內部參數的測量。 基本原理 引腳復用技術多用在數字電路中，一般是指電 路在不同狀態或不同時刻時，使芯片引腳代表不同意義的信息，比如分別代表地址信息和數據信息，來實現引腳復用，達到減少引腳或擴展功能的目的。對于典型的DC-DC來說，電源、地、輸出、反饋四個引腳的信號均為模擬信號，正常工作中它們出現任何電平都是有意義的，沒有多余狀態可以利用，而使能控制(EN)和模式控制(MODE)兩個引腳為高低電平控制信號，可以將這些引腳電平分為多個電平檔段從而使每個引腳電平可以表達多于兩個信息的信息量。本文中對使能控制引腳采用這種方法控制芯片進入測試狀態，實現對芯片內部各個參數的測量。 圖1中，MODE控制芯片工作在PWM模式還是PFM模式，EN引腳作為電路的使能控制，當VEN>115V時，電路處于工作狀態，當VEN1是ESD保護部分，防止器件在儲運和焊接過程中的高壓靜電損壞芯片。MP為一溝道長度遠大于溝道寬度(LmW)的PMOS，作為MN的負載，起到一個大電阻的作用。INV1和INV2為兩個反相器，緩沖驅動正反相的使能信號ENABLE和SHUT去控制其他電路。可以看出，電路工作時，VEN必須小于VCC+VD1，否則D1會導通，大電流會通過D1由EN流向VCC，時間長了會導致芯片損壞。在實際應用中，要求VEN的最高電平不能超過VCC+0.3V，通常EN的高電平直接采用VCC電平。本文中提出的方法，就是利用VEN在VCC到VCC+VD1之間的電壓范圍實現額外的功能，當芯片內部電路檢測到VEN>VCC+0.3V時控制芯片進入測試狀態，而正常工作時由于VENCC+0.3V而不受任何影響。 圖1BUCK型DC-DC典型應用電路 圖2使能控制和測試狀態檢測電路 電路實現 為了完成芯片內部參數的測試，需要在芯片內部添加一定的測試電路，它需要完成的功能有：進入和退出測試狀態的控制；測試序列的生成；測試結果的輸出以及合適的外圍控制電路等，下面分別介紹各種功能實現。 測試狀態的檢測 電路測試時，首先要退出正常工作狀態而進入測試狀態，圖2下半部分的電路為進入測試狀態的檢測電路，M3和M4為2∶1的電流源，當它們工作在飽和區時，電流分別為I3=2I，I4=I(式中In指Mn的電流，以下類同)，I由偏置信號BIAS1決定，M1和M2共柵，其柵極電壓VG為： 如果M2工作在飽和區，則其電流為： (1)式代入(2)式，考慮到(W/L)2=2(W/L)1可得： 當VEN≤VCC時， I 2,sat>4I=4I4 (4) 所以M2不會工作在飽和區，而是進入深線性區，A點被抬升為高電平，即 VA≈VCC (5) M5截止，I5=0,M7截止，輸出TCK為低電平。當VEN>VCC且逐漸升高時，VG電平逐漸升高，M2逐漸由線性區進入飽和區，M1～M5構成了一個負反饋電路，在平衡狀態時，M2和M4均處于飽和區 且電流相等，由此可以得到M5中的電流為： 當 ，即當VEN滿足(7)式時，TCK輸出高電平，控制進入測試狀態。 設計中VEN的選取既要保證VENCC+VD1，防止ESD二極管D1(見圖2)導通，又要保證一定的噪聲容限，防止EN接VCC正常工作時噪聲引起兩者的差別使電路進入測試狀態，一般可選取(VEN-VCC)等于0.3～0.4V，由(7)式可知，可以通過調整R2達到設計要求。 測試序列的產生 由于需要測試的參數往往比較多，所以整個測試過程需要分為若干個測試階段進行，可以應用計數器和譯碼器產生測試序列，以便在不同的階段測試不同的參數。圖3為一個簡單的測試序列產生電路，運用兩個T觸發器組成的4進制計數器和4個與非門產生共4個測試階段T1～T4。當TCK為低電平時，電路處于正常工作狀態或關斷狀態(由SHUT決定)，當TCK第一次為高電平時，T1為高電平，進入第一個測試階段，通過一定的控制電路測試一部分數據；當TCK第二次為高電平時，T2為高電平，進入第二個測試階段，測試另外一些數據，依次類推，可以根據測試參數的需要增加或減少測試階段。圖3中SHUT為計數器清零控制信號，可以使計數器回到起始狀態。測試的控制電路在下一小節中介紹。 圖3測試序列內建產生電路及其時序圖 內部信號的輸出 DC-DC中需要測量的電參數主要有模擬電壓信號、數字電壓信號、電流信號和其他特殊參數，它們需要輸出到外引腳上才可以進行測量，輸出的方法分別如下。 (1)模擬電壓信號的輸出 DC-DC有些關鍵的電壓信號需要測量，比如基準電壓、過壓關斷的門限電壓、欠壓關斷的門限電壓等，這些電壓節點的驅動能力往往比較小，直接測量可能造成較大的誤差或內部穩定性問題。為此，可以考慮采用一個運算放大器對需要測量的電壓節點進行電壓跟隨輸出，然后進行測量。DC-DC中的誤差放大器EA(見圖4)是一個增益很大、反相輸入端接外引腳VFB的運算放大器，可以用來作為電壓跟隨器。實際上可以通過一個切換電路K2將需要測試的電壓信號接到EA的同相輸入端，而用一個開關K1將EA的反相輸入端和輸出端相連，就構成了電壓跟隨器，需要測試的信號就可以從VFB輸出。在下面的實例中，基準電壓就是通過這種方式測量的。 圖4具有內建測試電路的DC-DC框圖 (2)數字電壓信號的輸出 對振蕩器的輸出等數字信號進行測量時，同樣存在驅動能力不足的問題，采用一個由小到大的多級非門可以組成比較理想的緩沖電路。可以通過類似的切換電路(見圖4中K3)將需要測試的信號接到緩沖電路的輸入端，再通過K4從SW輸出，這時需要將DC-DC的主開關管和整流開關管關斷。對于有些占空比過小或過大的數字信號，測頻率時可以通過T觸發器進行二分頻得到50%占空比的方波信號輸出，以方便測量。圖4給出了BUCK同步整流DC-DC的典型框圖，示意性的給出了模擬電壓信號和數字電壓信號的輸出方法。 (3)電流信號的輸出 芯片內部的電流信號經常是μA級的，測量時可以通過一個1∶10的電流鏡將需要測量的電流信號放大，再從SW輸出進行測量。通過切換電路可以決定需要測量的電流。 (4)其他參數的測量 DC-DC中，還經常測量其他一些參數或需要驗證一些功能狀態是否正常。比如需要測量開關管的導通電阻，需要測量過電壓、過電流等的門限，這時需要從一個引腳接入一個激勵信號，然后從本引腳或其他引腳測試輸出信號。 開關導通電阻是影響DC-DC效率的一個重要因素，設計中需要對其進行檢測。圖4中，主開關導通電阻等于主通路MP和采樣通路RS，MS相并聯的電阻，測試主開關導通電阻時(見圖5(a))，可以控制主開關管MP和采樣開關管MS處于導通狀態，同步整流開關管MN處于關斷狀態，在SW和GND之間接一個合適的電阻和電流表，根據VCC與SW之間的電壓差和電阻的電流值就可以得到MP的導通電阻。測量同步整流開關管MN電阻時(見圖5(b))，控制MP和MS關斷，MN導通，由于整流管MN正常導通時，電流方向從GND到SW，所以需要像圖5(b)那樣加電源和電阻，同樣可以通過電壓表和電流表的讀數得到MN的導通電阻。DC-DC中有多個比較器，比如過壓比較器、過流比較器等，這些比較器的翻轉門限需要設置合適測量時，通過切換電路控制比較器的輸入接VFB，比較結果從SW輸出。這樣可以從VFB接入可調節的信號，觀察SW的電平變化測得比較器門限。另外，運算放大器的測試也很重要，可以參閱文獻。 圖5導通電阻的測量(a)主開關管；(b)同步整流開關管 外圍控制電路 在測試過程中，需要給EN引腳加一個高電平為VCC+0.3V，低電平介于1.5V和VCC+0.3V之間的可切換的信號。為了準確控制時序，要求該控制信號在跳變過程中不能抖動，而且要求在VCC調整時，EN和VCC的電壓差不發生變化，以便保持狀態。圖6是實現這種目的的一個簡單電路，圖6中V1為主電源，芯片由VCC供電，V2為一個固定的0.3V的電源，D1為一個二極管。由U1和U2組成的RS觸發器的電源由V2的正端提供。當按下AN1時，由于R3電流和壓降很小，EN電平近似為VCC-VD1，芯片處于正常工作狀態，當按下AN2時，由于R4≥R3≥R ON(M1) ，(R ON(M1) )為M1的導通電阻)，EN電平近似為VCC+0.3V，芯片處于測試狀態，由于RS觸發器的鎖定作用，電平在跳變時不會抖動。當按下AN3時，EN電平為0，芯片關斷，計數器清零。R3在AN3按下時起到限流作用，R4的作用是防止U1輸出高電平(VCC+0.3V)時M1的泄漏電流抬高EN電平。 圖6外圍測試控制電路 試驗結果 在一款BUCK型DC-DC的設計中，采用了以上的可測性設計方法，內部的測試電路成功地實現了片內電壓基準、振蕩頻率、電流門限、過壓關斷門限、導通電阻等重要指標的測量，極大地方便了設計過程中的故障推斷。而且這種測量可以在硅圓片上直接進行，不需要搭建應用電路，可以根據測試結果通過預留的熔斷絲(fuse)進行調節，大大地提高了測試效率和芯片成品率，并且在測試中發現內建測試電路對芯片的正常工作沒有任何影響，測試的精度可以滿足一般DC-DC設計的要求。這款DC-DC的輸入電壓為2.5～5.5V，輸出電流為300mA，效率達到94%，芯片可以穩定地工作在連續模式和非連續模式。設計采用0.5μm的CMOS工藝，芯片面積1mm×1mm，內建測試電路僅占總面積的0.4%，圖7為該芯片的實物照片。 圖7具有內建測試電路的DC-DC照片 結論 文中提出一種DC-DC的內建可測性設計方法，利用引腳復用技術控制芯片進入測試狀態，可以利用芯片僅有的6只引腳對其內部的重要參數進行測量，大大方便了設計階段的故障分析過程。這種方法用于一種DC-DC的電路設計，占用面積很小，但可完成十多種片內參數的測量，這種可測性設計方法也可以用于其他數模混合電路中。 |
