|
1 引言 在許多測試電路中往往需要產生頻率和幅度連續可調的過零正弦波信號，近年來DDS（數字直接頻率合成）技術比較迅速，廣泛應用于通信領域，快速達到幾百兆甚至上千兆，這里僅介紹一款適合信號測試電路的低成本DDS－ML2036，其電路更為簡潔實用。 2 ML2306的主要特點 ML2306的主要特點如下： 可編程輸出頻率DC－50kHz。 正負雙電源供電，過零正弦波輸出。 低增益誤差和諧波失真。 3線SPI兼容串行微控制器接口。 完全整合解決方案，無需外部元件。 12MHz的時鐘輸入時頻率輸出分辨率1.5Hz（%26;#177;0.75Hz）。 集成3MHz－12MHz晶體振蕩電路。 輸入時鐘頻率的1/2或1/8時鐘輸出。 ML2306采用PDIP和SOIC兩種封裝，引腳排列如圖1所示，各引腳功能如表1所列（圓括號內的引腳號為SOIC封裝）。 3 ML2306基本原理 ML2306由可編程頻率發生器、正弦波發生器、晶體振蕩器和串行數字接口組成。 3.1 頻率發生器 可編程頻率發生器通過16位數據字產生頻率穩定的數字輸出。頻率發生器是由fCLKIN/4時鐘控制的相位累加器組成，每4個CLKIN周期存儲在數據鎖存器中的數據加到相位累加器，輸出頻率等于累加器溢出率。當fCLKIN＝12.352MHz時，ΔfMIN＝1.5Hz（%26;#177;0.75Hz），通過使用一個低輸入時鐘頻率可以獲得較高分辨率的頻率輸出。例如當fCLKIN＝1MHz時，ΔfMIN＝0.12Hz（%26;#177;0.06Hz）。 輸出頻率：fOUT＝fCLKIN（D15－D0）DEC/223 頻率分辨率：ΔfMIN＝fCLKIN/223 3.2 正弦波發生器 正弦波發生器由正弦查找表、DAC和低通濾波器組成。正弦查找表存儲有正弦波的量化數據，在時鐘控制下循環輸出這些量化數據驅動數模轉換DAC產生階梯正弦波，再經過低通平滑濾波器便可產生平滑的正弦波。 ML2036有一個基準電壓VREF輸入。當增益控制GAIN輸入邏輯1時，VOUT正弦波峰峰值電壓等于%26;#177;VREF，VREF＝0V－（VCC－1.5V）；當GAIN輸入邏輯0時VOUT峰峰值電壓等于%26;#177;VREF/2，VREF＝0V－VCC。 模擬輸出VOUT的零點偏移電壓VOS是峰峰值輸出電壓的函數，如果VOUT（P－P）＝2.5V，VOUT（MAX）＝%26;#177;50mV，則VOS（MAX）＝%26;#177;[（2.5＋VOUT（P－P））/100]。 3.3 晶體振蕩器 晶體振蕩器為可編程頻率發生器產生一個精確的參考時鐘，可以在CLKIN和DGND之間放置一個3MHz－12.352MHz的晶體，不需要其他外部電容或元件，也可以直接用0－12MHz的外部時鐘驅動CLKIN。BL2036還有兩個時鐘輸出用于驅動其他外部器件，CLKOUT1是從CLKIN的2分頻輸出，CLKOUT2是從CLKIN的8分頻輸出。 3.4 串行數字接口 串行數字接口由一個移位寄存器和數據鎖存器組成，時鐘輸入信號SCK、數據輸入信號SID和數據鎖存信號LATI可以與任何微處理器方便接口。數據線SID上的串行16位數據字在串行移位時鐘SCK上升沿進入16位移位寄存器，數據裝載到移位寄存器后在LATI下降沿鎖存，LATI下降沿應該出現在SCK低電平期間，時序如圖2所示。 3.5抑制模式和掉電模式 ML2036具有抑制模式和掉電模式，設置情況如表2所列。如果PDN－INH是邏輯1，通過在移位寄存器所有位插入0，同時使LATI變為邏輯1且保持為高電平，器件進入掉電模式，在這種狀態下，功率消耗減少到11.5mW最大值，VOUT輸出為0V。也可以通過PDN－INH引腳變為邏輯0使ML2036進入掉電模式，而無需考慮移位寄存器內容和LATI狀態。如果使PDN－INH引腳變為VSS－（VSS＋0.5V），同時把移位寄存器所有位插入0并把LATI引腳變為邏輯1，器件進入抑制模式，VOUT將完成最后半個正弦波周期后接近VOS范圍，就如同沒有電壓輸出一樣，如圖3所示。 4 應用電路 ML2036簡單易用，可以很方便的產生程控正弦波信號，圖4所示是ML2036產生程控增益正弦波的硬件原理設計，圖中的U3（AD5262）是程控數字電位器，具有256個節點，正負雙電源供電，可以處理正負雙向交流信號，過零正弦波峰峰值（2.5V）分辨率可以達到VREF/256＝10mW，再經過運放把峰峰值放大為20V。單片機AT89C2051用普通I/0口即可模擬ML2036和數字電位器AD5262的數字接口，從而對輸出正弦波進行頻率和幅度的控制。再把單片機串口收發信號經232電平轉換后接到PC機串口，就構成幅度和頻率都可以連續程控的過零正弦波信號發生器。 |
