|
隨著雷達技術的迅速發展，人們對雷達信號的要求也越來越高。高精度、高掃描率、高抗干擾性、低截獲率成為人們追求的目標。滿足這種需求除了靠產生復雜的雷達波形外，還需要在雷達系統中應用高性能的器件。 直接數字頻率合成方法具有傳統方法所不具備的許多突出的優點。高頻率分辨率、高頻率切換速度、頻率切換時相位保持連續、超寬的頻率范圍、能實現各種調制波和任意波形的產生以及易于實現全數字化的設計。AD9858是一款高性能DDS芯片，可方便快速地產生線性調頻、單頻脈沖及編碼調制信號，其工作頻率高達1GHz，雜散性能指標更高于以前的產品。 圖1 方案原理圖 圖2 硬件結構圖 圖3 控制流程框圖 AD9858簡介 AD9858的主要特點 AD9858是具有1GSPS速率的直接數字頻率合成器、10位DAC、快速頻率跳躍和精細調諧分辨率功能的單片解決方案。AD9858比先前的解決方案速度快三倍，功耗卻未增加，因而適合用在無線設備、軍事以及航空雷達的設計當中。和其它的高速DDS產品不同，AD9858內部集成了DAC、相位／頻率檢測器和電荷泵，能滿足設計者的低相位噪音、低虛假能量、快速頻率轉換和寬帶寬線性掃描的要求。 在驅動1GHz內部時鐘時，新的DDS能直接產生高達400MHz的頻率。參考時鐘從片上時鐘二分頻所得到的高達2GHz的外部時鐘源獲得。片上混頻器和PFD/CP使1"2GHz或更高頻率范圍內的各種通用頻率合成配置成為可能。通過把數據寫入片上的數字寄存器，很容易對AD9858進行配置，而這些寄存器控制著器件的所有運作。為了降低功耗，AD9858還有可編程的全睡眠模式。 AD9858的配置 AD9858有兩種工作模式：單一點頻模式和掃頻模式。單一點頻模式的配置比較簡單，只需將控制寄存器(CFR)(注：與掃頻模式的配置類似，不同點在于將掃頻使能位置0)、頻率調節字(FTW)配置完畢，即可打開該功能。頻率掃描模式相比點頻模式來說，稍顯麻煩。下面介紹掃頻工作模式的配置方法。這種模式需要配置的寄存器有控制寄存器(CFR)、頻率調節字(FTW)、步進頻率調節字(DFTW)、步進頻率斜率控制字(DFRRW)和相位偏移字(POW)，其中，控制寄存器共有4個字節，地址分別為0x00、0x01、0x02和0x03。在該設計中，未用到PLL功能，故與PLL有關的控制字均置為無效。0x01的Bit7為掃頻使能位，將其置1打開掃頻功能。 對于線性調頻工作狀態的實現，還有幾點需要說明。線性調頻信號是有時寬限制的，AD9858具有輸出線性調頻信號功能，但不具有定時功能，所以需要外部定時器來實現對時寬的控制。AD9858的線性調頻工作的原理是：指定頻率起始點和步進頻率，頻率以系統時鐘的1/8或其整數倍進行累加，但是在沒有指定上限的情況下，會一直掃到1/2參考時鐘頻率處，即奈奎斯特頻率，故需要做好對上限頻率的控制。采用定時器可以實現對上限頻率的精確控制。 系統方案設計 系統方案原理 本設計采用了DDS直接輸出的方案，方案原理如圖1所示，其中AD9858直接從外部引入960MHz信號作為DDS的工作時鐘。控制電路用于初始化配置AD9858，時鐘信號為120MHz，來自于AD9858的同步時鐘輸出端，實現對脈寬的精確控制并對AD9858的相應寄存器進行操作。這樣，DDS在脈沖展寬信號的激勵下產生線性調頻信號。該信號首先經過放大器進行功率放大，將功率放大到要求的范圍。然后通過濾波器，濾除輸出帶寬外的雜散和諧波分量，直接輸出給使用設備。這種方案的優點在于：結構簡單、體積小、易于調試、輸出線性調頻信號相位連續、諧波抑制好。但由于DDS 中相位截斷誤差、幅度截斷誤差和數模轉換非線性的存在，使得DDS在輸出寬帶信號時，輸出信號的雜散抑制指標較差，所以該方案的難點在于如何提高輸出寬帶線性調頻信號的雜散抑制指標。 系統方案可行性論證 根據AD9858的技術資料可知：DDS輸出信號在65MHz時，寬帶(奈奎斯特帶寬)的雜散指標為-55dBC，窄帶(奈奎斯特帶寬的0.4%左右)的雜散為-84dBC。寬帶的雜散由于落在PLL的環路帶寬之外，保持了原來的水平或有所衰減，因此在主譜線的遠端雜散水平低于-55dBC。故48"72MHz所對應的雜散指標最差等于-55dBC，優于設計要求的-50dBC。 由上面的分析可知，圖1給出的方案在理論上是可行的。 硬件結構 本設計利用AD9858片上集成的鎖相環將60MHz的時鐘信號倍頻到960MHz，作為DDS工作的參考時鐘，配置芯片采用Xilinx公司生產的CPLD，即XC95144XL。硬件結構如圖2所示。 XC95144XL按照AD9858數據手冊上講述的時序對圖中所示的端口進行操作完成對AD9858的配置。960MHz時鐘直接從端口REFCLK輸入，作為DDS的參考時鐘。線性調頻信號從端口IOUT輸出，經過帶通濾波器和放大器后，作為最終所需要的輸出。 軟件設計 該設計的控制程序采用VHDL語言編寫，控制流程如圖3所示。設計輸出的線性調頻信號的起始頻率為48MHz，終止頻率為72MHz，時寬為20ms。在上電復位信號后，依次向CFR、FTW、DFTW、DFRRW寫控制字，然后等待脈沖展寬信號的到來。脈沖展寬信號為外部激勵信號，該信號上升沿有效，當檢測到一個上升沿之后，發出一個update信號(update信號的作用是將寫入寄存器的數據導入DDS內核，并且使DDS按照新的配置數據開始工作)，同時計數器開始計數，輸出寬度為20ms的線性調頻信號，同時對地址為0x02的寄存器操作，將Bit3置為高電平，相位累加器清零位有效。當計數器計時時間到后，發出一個update信號，由于相位累加器清零位有效，此時相位累加器被清零，同時停止輸出線性調頻信號。然后，繼續對地址為0x02的寄存器操作，將Bit3置為低電平，相位累加器清零位無效，此時如果接收到update信號，則線性調頻信號重新輸出。此時，系統進入等待狀態，等待脈沖展寬信號的到來。依次往復，從而實現脈沖線性調頻信號的輸出。 結語 該設計采用DDS方式直接產生寬帶線性調頻信號，屬于全數字設計，易于調試。該方案一方面采用了當今技術最為領先的DDS芯片AD9858，另一方面基于嚴格的高速電路設計的理論進行了整體規劃和布局布線，從而保證了實現較高的指標要求。經過測試，該方案在各方面均獲得了較高的指標，證實了該方案的可行性和前瞻性，同時也證實了AD9858在相位噪聲、雜散抑制度、諧波抑制度方面確有很好的表現。 |
