|
大家好，這里潘老師將精心錄制和編輯的fpga學(xué)習(xí)系列教程——《至簡設(shè)計法視頻教程》分享給大家。教程充分考慮0基礎(chǔ)朋友的實際情況，手把手帶領(lǐng)學(xué)習(xí)者分析思路、編寫代碼、驗證、板級調(diào)試。一步一步，直到最后設(shè)計若干較為綜合的邏輯系統(tǒng)。 視頻教程以我們自主開發(fā)的明德?lián)Pfpga至簡榮耀板為實驗平臺，通過若干基礎(chǔ)和綜合的系統(tǒng)設(shè)計講解，一步一步掌握fpga設(shè)計與驗證的思想和方法。 以下為知識總結(jié)點： 1.Verilog快速掌握新版 Verilog HDL作為一種硬件描述語言是我們在學(xué)習(xí)FPGA時所必須掌握的工具之一。雖然Verilog HDL的最大優(yōu)點是易學(xué)易用，但是由于其語法較為自由，因此初學(xué)者在使用的過程中容易犯一些錯誤。 明德?lián)P至簡設(shè)計法由擁有多年FPGA代碼編寫經(jīng)驗的潘文明老師首創(chuàng)，不僅能讓初學(xué)者在短時間內(nèi)掌握Verilog語言，而且編寫出的代碼簡潔無冗余、準(zhǔn)確度高。我們將通過一系列案例，讓您得到關(guān)于Verilog的高效點撥。 01 D觸發(fā)器及代碼 本視頻講述了編寫FPGA程序最重要的基礎(chǔ)——D觸發(fā)器。很多同學(xué)覺得要把數(shù)字電路基礎(chǔ)學(xué)完，才能學(xué)習(xí)FPGA。實際上，很多知識是不需要用到的，我們只要清楚D觸發(fā)器就足夠了。大家通過學(xué)習(xí)本視頻之后便可以開始著手寫代碼，無需再浪費大量的時間去學(xué)習(xí)理論知識，實踐才能出真知！ 02 FPGA設(shè)計思維 什么是FPGA設(shè)計思維呢？本視頻可以告訴你，教您區(qū)別、理解硬件思維和軟件思維的不同，讓你全方位掌握FPGA的設(shè)計思路。 03 我們的第一個設(shè)計 當(dāng)你看到一個項目要求之后，如何設(shè)計呢？也許你自己感覺已經(jīng)懂了，于是在模模糊糊的情況下就開始寫代碼，沒有清晰步驟，最后需要反復(fù)打補(bǔ)丁才完成？ 本視頻通過一個簡單的例子告訴你如何正確地設(shè)計，手把手教你設(shè)計的思路、過程。 04 我們的第一個設(shè)計思路 明德?lián)P根據(jù)多年項目和培訓(xùn)經(jīng)驗，總結(jié)和制定了一套科學(xué)嚴(yán)謹(jǐn)?shù)挠嫈?shù)器規(guī)則。只要按照我們的“計數(shù)器架構(gòu)八步法”，一步步考慮你的設(shè)計，就完全不存在無思路、無從下手的問題。本視頻主要通過一個案例來闡述明德?lián)P“計數(shù)器架構(gòu)八步法”如何實現(xiàn)代碼的全過程，即便您是Verilog初學(xué)者，也能快速掌握。 05 第一個設(shè)計語法總結(jié) 如今市面上有不少關(guān)于Verilog語法的書籍，但實際上我們常用的語法并不多，如果花費大量的時間和精力去鉆研全部的語法，那么這顯然是不明智的做法。本課程所介紹的語法，可以覆蓋絕大部分的應(yīng)用，而且完全不影響設(shè)計效率。我們視頻通過總結(jié)一些基本的語法應(yīng)用，讓您掌握至簡設(shè)計法的精髓，幫助您在以后的學(xué)習(xí)中打下堅實的基礎(chǔ)。 06 我們的第二個設(shè)計——串口 本視頻介紹的是串口的發(fā)送模塊的練習(xí)要求，讓您在實踐中掌握至簡設(shè)計法的精髓。 07 我們的第二個設(shè)計——串口思路 本視頻通過基于至簡設(shè)計法中的“計數(shù)器架構(gòu)八步法”來講解串口發(fā)送程序的編寫思路。學(xué)員通過明德?lián)P的系統(tǒng)培訓(xùn)，只要按照至簡設(shè)計法的步驟來做，肯定可以一次性地設(shè)計出簡潔清晰而且正確率高的代碼。 2.定位問題 作為初學(xué)者，仿真和調(diào)試時經(jīng)常遇到如下問題：時鐘一直為低、信號為X態(tài)或高阻態(tài)、波形與想象中的不一致、功能實現(xiàn)不出來等。 這種情況下，大部分學(xué)員都是從網(wǎng)上求助的。由于其他人不知道你寫的具體代碼，所以根本無法得到有效的幫助和解決。 定位和解決問題，是工程師的基本能力，因此遇到問題不必急于求助，而應(yīng)靜下心來，自己解決。 明德?lián)P的系列視頻，教授您一個“任何問題都能找到”的定位問題方法和思路，并通過多個案例，讓您一步步掌握定位問題和解決問題的最佳方法。 01 FPGA 如何查找定位問題1 本視頻是明德?lián)P查找定位問題的總綱視頻。明德?lián)P將錯誤類型歸結(jié)為三類：軟件工具錯誤、語法編譯錯誤和功能錯誤。 本視頻介紹了三種錯誤類型的解決方法和一般原則。其中語法錯誤中，我們創(chuàng)新性地提出了“代入法”，可以定位大部分的語法錯誤問題。 02 定位問題案例1 一氣呵成把代碼寫出來了，開開心心來仿真，本來想著馬上就要看到結(jié)果了。但想得太天真了，最有可能出現(xiàn)的就是波形跟你想的不一樣。即使潘老師這么有經(jīng)驗，也經(jīng)常出現(xiàn)這樣的情形。 這個時候怎么辦？當(dāng)然是硬著頭皮去找問題啊，指望別人來告訴你是不現(xiàn)實的，沒有多少人愿意花自己的時間給你解決定位問題。 但定位問題，你的思路對了嗎？很多人第一反應(yīng)就是去檢查代碼，從頭瀏覽一遍，這是正確的定位思維嗎？ 本視頻將告訴你正確的答案。 03 定位問題案例2 有同學(xué)會懷疑，用明德?lián)P的定位方法，真能什么問題都找到嗎？萬一我不是設(shè)計代碼問題，而是測試文件問題，也能找到？ 明德?lián)P很有自信，沒錯！所有問題都能找到。本視頻就告訴你，即使是測試文件問題，你也能通過我們的方法，順藤摸瓜，把問題找到。 04 定位問題案例3 我們是否曾經(jīng)遇到這樣的情況：已經(jīng)找到具體的某一行代碼有問題，通過波形和代碼一一對照，波形就是與代碼不一致，這個時候甚至你都懷疑仿真軟件是否出現(xiàn)了BUG。 但是，首先相信一點，仿真軟件出BUG的可能性微乎其微，本視頻就通過一個具體的案例，教你如何定位這種錯誤。 相信一個真理，F(xiàn)PGA是很簡單的，是0就是0，是1就是1，不會有奇怪的現(xiàn)象的。當(dāng)你發(fā)現(xiàn)很奇怪的時候，一般就是自己粗心了。 05 定位問題案例4 仿真出現(xiàn)高阻態(tài)（下圖），是不是很常見？你是怎么定位的呢？是不是急急忙忙去求助？本視頻告訴你，別急，高阻態(tài)也能用我們方法定位。 06 定位問題案例5 又一個常見的錯誤類似，輸出的值也是高阻類，再次看看用明德?lián)P方法是如何定位的，提高一下能力，以后再遇到問題就不慌了。 07 定位問題案例6 我明明在測試文件產(chǎn)生了時鐘，但仿真時卻發(fā)現(xiàn)時鐘信號一直為0。你的第一反應(yīng)是不是去檢查代碼？別忘了，我們一直強(qiáng)調(diào)的定位思維。任何錯誤都不要去檢查代碼來發(fā)現(xiàn)，而是要通過定位的思維。前者找到問題靠運氣，后者找到問題那是一定的。 本視頻用一個案例告訴你，通過我們方法去定位到某一行，認(rèn)定就是這一行出錯，盯著去思考，就能發(fā)現(xiàn)問題。 3.明德?lián)PGVIM設(shè)計模板 01 基于明德?lián)P課程的GVIM教程 本視頻介紹基于明德?lián)P課程的GVIM模板。明德?lián)P鼓勵大家多用模板，優(yōu)點具體如下： 1. 多用模板有利于我們專注設(shè)計。FPGA學(xué)習(xí)的核心是“設(shè)計”，使用模板，能夠讓學(xué)員專心于設(shè)計，不用耗費大量時間在無用的地方。 2. 多用模板有利于我們規(guī)范設(shè)計。FPGA設(shè)計規(guī)范非常重要，明德?lián)P要求學(xué)員按模板的要求進(jìn)行設(shè)計，從而得到最優(yōu)化、最規(guī)范的代碼。 3. 多用模板有利于我們節(jié)省時間。明德?lián)P的模板，包含了至簡設(shè)計法的計數(shù)器、狀態(tài)機(jī)、FIFO和模塊結(jié)構(gòu)等，這些是RTL代碼最常見的部分。使用這些模板的時候，工程師只需按順序填空，就能快速地進(jìn)行設(shè)計，可節(jié)省大量時間。 本視頻介紹了明德?lián)P精心制作的常用模板，快來看看我們模板的神奇效果吧！ 02 利用GVIM制作模板 上一節(jié)我們介紹了明德?lián)P的常用模板，你是不是也心動了，想制作自己的個性化模板？本視頻將介紹在GVIM當(dāng)中如何制作自己的模板！ 4.明德?lián)P時序約束視頻簡介 FPGA時序約束是FPGA設(shè)計中的一個重點，也是難點。很多人面對各種時序概念、時序計算公式、時序場景是一頭亂麻，望而生畏。 現(xiàn)有的教材大部分是介紹概念、時序分析工具和計算公式的。我們學(xué)習(xí)教材之后覺得已經(jīng)完全掌握，但是當(dāng)需要真正做項目的時候，就會有無從下手的感覺。例如，那些計算時序的公式，真的要一五一十地套下去，估計自己心里也沒底吧。 明德?lián)P最看重的是實踐，一切不能用于實踐的理論都是扯淡。為此，明德?lián)P拋開一切復(fù)雜的理論，就從工程實踐的角度來講解時序約束。 我們的做法：先把時序約束分成幾個類別，其中每個類別又分成幾個場景，將每個場景下所對應(yīng)的時序約束方法一一列出后，提供每個時序約束參數(shù)的獲取方法，最后填好數(shù)值，完畢。 我們的目標(biāo)：第一，按我們提供的步驟一個一個進(jìn)行約束；第二，根據(jù)自己的使用情況，找到對應(yīng)的場景后，挑出其所對應(yīng)的時序約束；第三，根據(jù)提示的方法，得到參數(shù)，計算出最終結(jié)果。 我們的優(yōu)勢：一個傻瓜式、但實用的時序約束“操作手冊”。 本系列視頻，簡單介紹了我們的“操作手冊”，保證讓你有意外的收獲！ 另外，F(xiàn)PGA是實踐課程，聽一千遍，不如自己動手實踐，練習(xí)才是最重要的內(nèi)容。歡迎關(guān)注我們獲取更多資料。 01 時序約束步驟 本視頻講述時序約束步驟：約束有很多，并且總是有先后的，先約束哪些，再約束哪些，都有講究。按工程需要，定義好步驟，這樣就能一步一步約束，逐個思考，最終完成。 02 生成時鐘約束 時鐘約束是工程一開始就進(jìn)行的約束。時鐘約束又可以分成三大類：輸入時鐘、PLL等衍生時鐘和自己分步時鐘。每一種都有自己的約束方法，詳情請看視頻介紹。 03 input delay約束 輸入延時約束是約束的重點。明德?lián)P把輸入約束分成三大類：系統(tǒng)同步、源同步和無時鐘數(shù)據(jù)，其中源同步分成SDR和DDR兩場景，而DDR又可再細(xì)分成邊沿對齊和中心對齊。 以上每種情況，其約束語句、獲取參數(shù)的方法都是不一樣的。 想知道具體情況，歡迎觀看本節(jié)視頻。 04 output delay約束 輸出延時約束和輸入延時一樣，也是約束的重點。按照同樣的思路，明德?lián)P把輸出約束分成兩大類：系統(tǒng)同步和源同步，其中源同步分成SDR和DDR兩場景，而DDR又可再細(xì)分成邊沿對齊和中心對齊。 以上每種情況，其約束語句、獲取參數(shù)的方法都是不一樣的。 想知道具體情況，歡迎觀看本節(jié)視頻。 05 時序例外約束 本節(jié)視頻講述多周期路徑、異步時鐘以及組合邏輯的約束，這些都是時序例外的情況。對于這些情況，處理時要特別小心，否則有可能導(dǎo)致遺漏錯誤信息的后果。 06 時序約束總結(jié) 本視頻再次對明德?lián)P的時序約束方法進(jìn)行總結(jié)。總之，只要我們按步驟去做，就能很準(zhǔn)確快速地完成約束。需要強(qiáng)調(diào)的是，以上視頻都是理論部分，雖然原理簡單，但最終掌握程度還是要靠實踐。我們有配套的練習(xí)，能幫助大家真正地掌握上述方法。 5.明德?lián)P至簡設(shè)計法視頻簡介 01 基于至簡設(shè)計法的SCCB接口設(shè)計 SCCB和IIC接口類似，是常用的外設(shè)接口，常用于攝像頭的配置等領(lǐng)域。本視頻講述如何使用至簡設(shè)計法來設(shè)計SCCB接口。通過本視頻，你將發(fā)現(xiàn)明德?lián)P所有設(shè)計都是有統(tǒng)一思路的，而且是你容易掌握的思路。 02 基于至簡設(shè)計法的數(shù)字時鐘設(shè)計 本視頻講述如何運用至簡設(shè)計法來設(shè)計大家熟悉的數(shù)字時鐘功能。想知道我們的方法和其他傳統(tǒng)方法的差別嗎？想欣賞我們優(yōu)秀的代碼嗎？那么，歡迎觀看本節(jié)視頻。 03 明德?lián)P四段式狀態(tài)機(jī) 一段式、二段式和三段式狀態(tài)機(jī)，相信您已經(jīng)聽說過。但是，您聽說過四段式狀態(tài)機(jī)嗎？沒錯，這就是明德?lián)P發(fā)明的四段式狀態(tài)機(jī)代碼寫法。 通過學(xué)習(xí)四段式狀態(tài)機(jī)代碼，你的設(shè)計思維將會非常清晰：知道如何劃分成最好的狀態(tài)機(jī)，如何獲取最健壯的轉(zhuǎn)移條件和如何得到最漂亮的代碼。 本視頻將介紹四段式狀態(tài)機(jī)代碼寫法，而我們也將陸續(xù)推出關(guān)于此內(nèi)容的應(yīng)用例子，歡迎關(guān)注。 視頻教程在此下載：http://www.mdy-edu.com/product/list/35 |
