|
2月28日，JEDEC固態(tài)存儲(chǔ)協(xié)會(huì)與開(kāi)放計(jì)算項(xiàng)目（Open Compute Project，簡(jiǎn)稱OCP）共同宣布了一項(xiàng)重大進(jìn)展，旨在推動(dòng)開(kāi)放芯片創(chuàng)新并加速Chiplet技術(shù)的普及與應(yīng)用。雙方聯(lián)合推出了全新的Chiplet設(shè)計(jì)套件，該套件可與當(dāng)前主流的EDA（電子設(shè)計(jì)自動(dòng)化）工具無(wú)縫集成，為芯片設(shè)計(jì)行業(yè)帶來(lái)了革命性的變化。 此次推出的Chiplet設(shè)計(jì)套件涵蓋了OCP Open Chiplet Economy項(xiàng)目合作開(kāi)發(fā)的多個(gè)關(guān)鍵領(lǐng)域，包括組裝、基板、材料和測(cè)試部分。這些組件共同構(gòu)成了一個(gè)完整的設(shè)計(jì)解決方案，使得Chiplet制造商能夠更加高效地開(kāi)發(fā)出高性能、低成本且易于集成的芯片產(chǎn)品。 JEDEC與OCP的合作基于雙方對(duì)開(kāi)放性和標(biāo)準(zhǔn)化的共同追求。JEDEC作為微電子產(chǎn)業(yè)的領(lǐng)導(dǎo)標(biāo)準(zhǔn)機(jī)構(gòu)，一直致力于制定和推廣行業(yè)標(biāo)準(zhǔn)，以促進(jìn)技術(shù)進(jìn)步和產(chǎn)業(yè)發(fā)展。OCP則是由Facebook聯(lián)合多家科技巨頭發(fā)起的開(kāi)源硬件組織，旨在通過(guò)共享高效的服務(wù)器和數(shù)據(jù)中心設(shè)計(jì)，推動(dòng)IT產(chǎn)業(yè)的創(chuàng)新與發(fā)展。 此次推出的Chiplet設(shè)計(jì)套件，正是JEDEC與OCP在開(kāi)放芯片創(chuàng)新領(lǐng)域合作的最新成果。該套件將OCP小芯片數(shù)據(jù)可擴(kuò)展標(biāo)記語(yǔ)言（CDXML）規(guī)范集成到JEDEC的相關(guān)標(biāo)準(zhǔn)中，使得Chiplet制造商能夠以電子方式向其客戶提供標(biāo)準(zhǔn)化的Chiplet零件描述。這不僅為使用Chiplet實(shí)現(xiàn)自動(dòng)化系統(tǒng)級(jí)封裝（SiP）設(shè)計(jì)和制造鋪平了道路，還促進(jìn)了異構(gòu)小芯片的高效集成。 在組裝和基板設(shè)計(jì)方面，該套件通過(guò)為關(guān)鍵設(shè)計(jì)元素（包括幾何、層、互連和組裝工藝）定義標(biāo)準(zhǔn)化規(guī)則格式和公差，確保了設(shè)計(jì)的一致性和可靠性。同時(shí)，Material Design Kit提供了一個(gè)全面的框架，用于定義、評(píng)估和驗(yàn)證SiP所需的材料屬性和設(shè)計(jì)參數(shù)，特別強(qiáng)調(diào)了基板、中介層、再分布層和3D集成技術(shù)等關(guān)鍵元素。 測(cè)試設(shè)計(jì)套件則是JEDEC標(biāo)準(zhǔn)化的重要成果之一，它支持對(duì)SiP進(jìn)行規(guī)劃、設(shè)計(jì)和制造，并特別強(qiáng)調(diào)可測(cè)試性。通過(guò)實(shí)現(xiàn)Chiplet集成測(cè)試過(guò)程的標(biāo)準(zhǔn)化，該套件確保了測(cè)試元件的標(biāo)準(zhǔn)定義、測(cè)試流程要求和僅測(cè)試元件的定義，以及對(duì)先進(jìn)制造測(cè)試的支持。 JEDEC與OCP的此次合作，不僅推動(dòng)了Chiplet技術(shù)的普及與應(yīng)用，還促進(jìn)了開(kāi)放芯片市場(chǎng)的健康發(fā)展。通過(guò)提供標(biāo)準(zhǔn)化的設(shè)計(jì)套件和工具，雙方為芯片制造商和設(shè)計(jì)師創(chuàng)造了一個(gè)更加開(kāi)放、高效和協(xié)同的工作環(huán)境，有助于加速芯片技術(shù)的創(chuàng)新與發(fā)展。 |
