|
隨著現代芯片的復雜性不斷提高，驗證成為芯片設計過程中最耗時和費力的部分，許多芯片設計項目通常要耗費大約60%-80%的項目資源用于驗證，并且還成為了整個設計過程中的瓶頸，能否順利完成驗證成為了決定芯片上市時間（TTM）和項目整體成本的關鍵。正是因為這樣的復雜性和重要性，采用驗證IP（VIP）等工具，并與值得信賴的IP伙伴合作是回報最高的途徑，這將幫助芯片設計師解決過程中遇到的問題。 專業的驗證IP可以顯著地增加驗證覆蓋范圍，可提前探知極端情況，并可顯著地減少設置仿真系統所需的總體工作量（例如，創建模擬刺激）。所以，無論您是為下一個SoC、ASIC或FPGA項目尋找設計IP，還是尋找驗證解決方案來確認您的芯片設計，全球領先的IP提供商SmartDV都可以迅速而可靠地利用其龐大的IP產品組合，或者根據您獨特的需求生成定制IP，來全面滿足設計項目的需求。 什么是驗證IP（VIP）？ 驗證IP（VIP） 是預先設計的驗證組件和測試臺，用于驗證IP核和芯片設計的功能和性能。驗證IP是一種特殊的IP核，它將給定接口的總線功能模型（BFM）的功能與測試臺中使用的測試用例框架功能相結合。驗證IP是一個可重復使用的IP核，可用于創建必要的完整的測試用例和測試臺，以縮短SoC驗證時間并增加覆蓋率。雖然驗證IP通常用于驗證標準總線協議，但它也可用于系統性能分析，并且越來越多地用于模擬、仿真和虛擬原型設計。 SmartDV在驗證IP領域具有悠久的歷史和豐富的經驗，能夠提供業內最全面的、覆蓋多種協議的驗證IP，同時還可以利用其特殊的工具和完整的協議和標準團隊生成面向特定應用的驗證IP。目前SmartDV已向包括全球頂級半導體公司在內的數百家芯片設計公司提供了各種VIP產品，并得到了用戶的廣泛歡迎，成功地幫助他們加速了各種規模的芯片設計，并提高了芯片設計的質量。 SmartDV特有的驗證IP與設計IP生產工具組合 SmartDV不僅擁有一直精通各種協議和標準的IP專家，而且還打造了專門的IP生產工具組合，公司的專業工程師利用這些工具就可以生產各種設計IP和驗證IP，并可以實現定制IP的生成，從而幫助芯片設計師更輕松、更快速地將我們的IP整合到他們的ASIC、SoC和FPGA中。其IP生產工具組合包括： SmartCompiler SmartDV產品目錄中的每一個IP都是使用我們的SmartCompiler™生成的。多年來，我們一直在磨礪這項功能強大且極為可靠的專有技術，以創建和定制IP。這是我們商業模式的核心競爭力！ 它的工作機制是一個嚴格保護的商業秘密——但我們將這一獨一無二的編譯器的強大功能用來支持我們的客戶，無論您是用于IP定制，還是想要定制化的IP開發。對我們在全球的數百家客戶來說，我們提供的定制IP已經為其帶來了更強的競爭力和更高的毛利。 SmartVIPDebug SmartVIPDebug™ 工具通過先進的行業標準波形和表格化交互視圖，提供快速的分析和調試。該工具加快了對協議違規行為的檢測速度，并使用戶能夠在沒有特定協議專家的情況下進行故障排除。 SmartVIPDebug支持多種驗證環境（仿真、模擬、SystemC），并提供高質量的文檔，以減少上手時間。 
SmartTestBench SmartTestBench ™ 自動化生成testbench文件，消除了繁瑣、耗時的手動創建過程。該工具可以在系統Verilog、UVM、OVM和SystemC中創建testbench文件。它與所有VIP許可證一起提供，幫助您充分利用從SmartDV獲得的技術。
SmartDV提供哪些VIP？ SmartDV的VIP是由具有數十年復雜芯片驗證經驗的驗證工程師所創建。我們還為各種應用提供基于標準的設計IP。下面顯示的是我們提供的一些IP核。
SmartDV提供廣泛且多樣化的半導體IP產品和驗證解決方案，涵蓋5G、航空、航天、汽車、移動、網絡、串行總線、存儲和視頻/顯示等多個領域。全球數千位芯片設計師信賴SmartDV提供的經過驗證和易于集成的IP，他們可以輕松地把這些IP集成到其SoC、ASIC和FPGA中并高質量地完成其項目。 即刻與我們的團隊聯系，探討多種可能性。訪問以下鏈接，在我們的聯系頁面上給我們留言，或者發郵件到 ChinaSales@smart-IP.cn https://live-smart-dv.pantheonsite.io/contact_us/ |
