|
一.概述： I2C 是Inter-Integrated Circuit的縮寫，發(fā)音為"eye-squared cee" or "eye-two-cee" , 它是一種兩線接口。 I2C 只是用兩條雙向的線，一條 Serial Data Line (SDA) ，另一條Serial Clock (SCL)。 SCL：上升沿將數(shù)據(jù)輸入到每個EEPROM器件中；下降沿驅動EEPROM器件輸出數(shù)據(jù)。(邊沿觸發(fā)) SDA：雙向數(shù)據(jù)線，為OD門，與其它任意數(shù)量的OD與OC門成"線與"關系。 二.輸出級  每一個I2C總線器件內部的SDA、SCL引腳電路結構都是一樣的，引腳的輸出驅動與輸入緩沖連在一起。其中輸出為漏極開路的場效應管，輸入緩沖為一只高輸入阻抗的同相器，這種電路具有兩個特點： 1)由于SDA、SCL為漏極開路結構(OD)，因此它們必須接有上拉電阻,阻值的大小常為 1k8, 4k7 and 10k ，但1k8 時性能最好；當總線空閑時，兩根線均為高電平。連到總線上的任一器件輸出的低電平，都將使總線的信號變低，即各器件的SDA及SCL都是線"與"關系。 2)引腳在輸出信號的同時還將引腳上的電平進行檢測，檢測是否與剛才輸出一致，為"時鐘同步"和"總線仲裁"提供了硬件基礎。 三. 主設備與從設備 系統(tǒng)中的所有外圍器件都具有一個7位的"從器件專用地址碼"，其中高4位為器件類型，由生產廠家制定，低3位為器件引腳定義地址，由使用者定義。主控器件通過地址碼建立多機通信的機制，因此I2C總線省去了外圍器件的片選線，這樣無論總線上掛接多少個器件，其系統(tǒng)仍然為簡約的二線結構。終端掛載在總線上，有主端和從端之分，主端必須是帶有CPU的邏輯模塊，在同一總線上同一時刻使能有一個主端，可以有多個從端，從端的數(shù)量受地址空間和總線的最大電容 400pF的限制。 ● 主端主要用來驅動SCL line； ● 從設備對主設備產生響應； 二者都可以傳輸數(shù)據(jù)，但是從設備不能發(fā)起傳輸，且傳輸是受到主設備控制的。 四.速率： ● 普通模式：100kHz； ● 快速模式：400kHz； ● 高速模式：3.4MHz； 沒有任何必要使用高速SCL，將SCL保持在100k或以下，然后忘了它吧。 五.時序： 1、協(xié)議 （1）空閑狀態(tài) I2C總線的SDA和SCL兩條信號線同時處于高電平時，規(guī)定為總線的空閑狀態(tài)。此時各個器件的輸出級場效應管均處在截止狀態(tài)，即釋放總線，由兩條信號線各自的上拉電阻把電平拉高。 （2）起始位與停止位的定義： 起始信號：當SCL為高期間，SDA由高到低的跳變；啟動信號是一種電平跳變時序信號，而不是一個電平信號。 停止信號：當SCL為高期間，SDA由低到高的跳變；停止信號也是一種電平跳變時序信號，而不是一個電平信號。 （3）ACK 發(fā)送器每發(fā)送一個字節(jié)，就在時鐘脈沖9期間釋放數(shù)據(jù)線，由接收器反饋一個應答信號。 應答信號為低電平時，規(guī)定為有效應答位（ACK簡稱應答位），表示接收器已經(jīng)成功地接收了該字節(jié)；應答信號為高電平時，規(guī)定為非應答位（NACK），一般表示接收器接收該字節(jié)沒有成功。 對于反饋有效應答位ACK的要求是，接收器在第9個時鐘脈沖之前的低電平期間將SDA線拉低，并且確保在該時鐘的高電平期間為穩(wěn)定的低電平。 如果接收器是主控器，則在它收到最后一個字節(jié)后，發(fā)送一個NACK信號，以通知被控發(fā)送器結束數(shù)據(jù)發(fā)送，并釋放SDA線，以便主控接收器發(fā)送一個停止信號P。 如下圖邏輯分析儀的采樣結果：釋放總線后，如果沒有應答信號，sda應該一直持續(xù)為高電平，但是如圖中藍色虛線部分所示，它被拉低為低電平，證明收到了應答信號。 這里面給我們的兩個信息是：1)接收器在SCL的上升沿到來之前的低電平期間拉低SDA；2)應答信號一直保持到SCL的下降沿結束；正如前文紅色標識所指出的那樣。 （4）數(shù)據(jù)的有效性： I2C總線進行數(shù)據(jù)傳送時，時鐘信號為高電平期間，數(shù)據(jù)線上的數(shù)據(jù)必須保持穩(wěn)定，只有在時鐘線上的信號為低電平期間，數(shù)據(jù)線上的高電平或低電平狀態(tài)才允許變化。 我的理解：雖然只要求在高電平期間保持穩(wěn)定，但是要有一個提前量，也就是數(shù)據(jù)在SCL的上升沿到來之前就需準備好，因為在前面I2C總線之(一)---概述一文中已經(jīng)指出，數(shù)據(jù)是在SCL的上升沿打入到器件(EEPROM)中的。 （5）數(shù)據(jù)的傳送： 在I2C總線上傳送的每一位數(shù)據(jù)都有一個時鐘脈沖相對應（或同步控制），即在SCL串行時鐘的配合下，在SDA上逐位地串行傳送每一位數(shù)據(jù)。數(shù)據(jù)位的傳輸是邊沿觸發(fā)。 2、工作過程 總線上的所有通信都是由主控器引發(fā)的。在一次通信中，主控器與被控器總是在扮演著兩種不同的角色。 （1）主設備向從設備發(fā)送數(shù)據(jù) 主設備發(fā)送起始位，這會通知總線上的所有設備傳輸開始了，接下來主機發(fā)送設備地址，與這一地址匹配的slave將繼續(xù)這一傳輸過程，而其它slave將會忽略接下來的傳輸并等待下一次傳輸?shù)拈_始。主設備尋址到從設備后，發(fā)送它所要讀取或寫入的從設備的內部寄存器地址； 之后，發(fā)送數(shù)據(jù)。數(shù)據(jù)發(fā)送完畢后，發(fā)送停止位： 寫入過程如下： 發(fā)送起始位 ● 發(fā)送從設備的地址和讀/寫選擇位；釋放總線，等到EEPROM拉低總線進行應答；如果EEPROM接收成功，則進行應答；若沒有握手成功或者發(fā)送的數(shù)據(jù)錯誤時EEPROM不產生應答，此時要求重發(fā)或者終止。 ● 發(fā)送想要寫入的內部寄存器地址；EEPROM對其發(fā)出應答； ● 發(fā)送數(shù)據(jù) ● 發(fā)送停止位. ● EEPROM收到停止信號后，進入到一個內部的寫入周期，大概需要10ms，此間任何操作都不會被EEPROM響應；(因此以這種方式的兩次寫入之間要插入一個延時，否則會導致失敗，博主曾在這里小坑了一下) 詳細： 需要說明的是：①主控器通過發(fā)送地址碼與對應的被控器建立了通信關系，而掛接在總線上的其它被控器雖然同時也收到了地址碼，但因為與其自身的地址不相符合，因此提前退出與主控器的通信； （2）主控器讀取數(shù)據(jù)的過程： 讀的過程比較復雜，在從slave讀出數(shù)據(jù)前，你必須先要告訴它哪個內部寄存器是你想要讀取的，因此必須先對其進行寫入(dummy write)： ● 發(fā)送起始位； ● 發(fā)送slave地址+write bit set； ● 發(fā)送內部寄存器地址； ● 重新發(fā)送起始位，即restart； ● 重新發(fā)送slave地址+read bit set； ● 讀取數(shù)據(jù) 主機接收器在接收到最后一個字節(jié)后，也不會發(fā)出ACK信號。于是，從機發(fā)送器釋放SDA線，以允許主機發(fā)出P信號結束傳輸。 ● 發(fā)送停止位 詳細： |
